Kontakt
tel.
Wojcieszów
Popularne produkty
INNE, MARKETING, ELEKTRO, MECHANIKA, HUMANISTYKA, BUDOWNICTWO, JĘZYKI OBCE, PEDAGOGIKA, INFORMATYKA, MOTORYZACJA, FIZYKA, CHEMIA, BIOLOGIA, INŻYNIERIA ŚRODOWISKA
Popularne marki
Uniwersytet warmińsko-mazurski w olsztynie, Politechnika gdańska, Politechnika białostocka, Politechnika warszawska, Uniwersytet zielonogórski, Uniwersytet adama mickiewicza w poznaniu
Rekomendcja klientów
Monitorowana jakość obsługi
- opinie pozytywne: 16
- opinie neutralne: 0
- opinie negatywne: 0
Księgarnia Techniczna > Oferowane produkty > ELEKTRO > Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso
Politechnika Gdańska
Opis
W skrypcie przedstawiono proces projektowania układów scalonych CMOS z wykorzystaniem oprogramowania firmy Cadence. Główny nacisk położono na projektowanie typu full-custom, nazywane potocznie „ręcznym” projektowaniem. W dokumencie opisano niezbędne kroki do wprowadzenia schematu elektrycznego, narysowania topografii oraz wykonania symulacji układu elektronicznego w pakiecie Cadence-Virtuoso. W przykładzie projektu wzmacniacza operacyjnego wykorzystano technologię CMOS 0,35 µm firmy AMS. Dla większości technologii CMOS zasady pracy są niemal takie same, dlatego niniejsza publikacja może okazać się pomocna także dla projektantów wykorzystujących technologie CMOS innych producentów. Opisano następujące etapy projektowania full-custom: (i) projekt elektryczny układu i symulacje na poziomie schematu; (ii) projekt topografii masek układu scalonego; (iii) porównanie topografii ze schematem LVS (ang. Layout Versus Schematic); (iv) sprawdzenie reguł projektowych DRC (ang. Design Rule Check); (v) ekstrakcja elementów pasożytniczych z topografii; (vi) symulacje po ekstrakcji; (vii) wykonanie zabezpieczenia przed ESD i tak zwanych padów; (viii) generacja plików produkcyjnych w formacie GDSII (ang. Graphic Database System II). Niniejszy skrypt ma stanowić pomoc dydaktyczną dla studentów kierunku Elektronika i Telekomunikacja prowadzonego na Wydziale Elektroniki Telekomunikacji i Informatyki Politechniki Gdańskiej. Szczególnie pomocna powinna się ona okazać się dla studentów i dyplomantów specjalności Systemy Mikroelektroniczne. Spis treści: Spis najważniejszych skrótów i oznaczeń 1. Wstęp 2. Wymagania wstępne 3. Pierwsze uruchomienie pakietu Cadence Virtuoso 4. Ponowne uruchomienie Cadence Virtuoso z technologią AMS 0.35 µm 5. Organizacja projektu w pakiecie Cadence Virtuoso 6. Przykład projektu 6.1. Utworzenie własnej biblioteki, w której zostanie umieszczony projekt 6.2. Utworzenie schematu komórki „wzmacniacz” w bibliotece PROJ_TEST 6.3. Utworzenie symbolu komórki „wzmacniacz” 6.4. Utworzenie komórki testującej (test – bench) 6.5. Skonfigurowanie i wykonanie symulacji elektrycznych 6.6. Wprowadzenie poprawek w schemacie, poruszanie się po hierarchii projektu, zmienne i analiza parametryczna 6.7. Utworzenie topografii komórki 6.7.1. Organizacja okna edytora Virtuoso L i ustawienia początkowe 6.7.2. Pomiar odległości 6.7.3. Rysowanie elementów 6.7.4. Rysowanie połączeń 6.7.5. Rysowanie przelotek oraz kontaktów do podłoża i wysp 6.7.6. Definiowanie wyprowadzeń elektrycznych, tak zwanych pinów 6.7.7. Przykładowa topografia komórki „wzmacniacz” 6.8. Sprawdzenie reguł projektowych narzędziem Assura DRC 6.8.1. Uruchomienie sprawdzania reguł 6.8.2. Przegląd wyników w oknie ELW 6.8.3. Przykładowe błędy 6.9. Porównanie topografii ze schematem narzędziem Assura LVS 6.9.1. Uruchomienie narzędzia Assura LVS 6.9.2. Postępowanie w przypadku niezgodności topografii ze schematem 6.10. Ekstrakcja topografii narzędziem Assura QRC 6.10.1. Uruchomienie narzędzia QRC 6.11. Symulacja po ekstrakcji 7. PAD– y i ochrona przed ESD 8. Generacja plików do produkcji 9. Podsumowanie Literatura Dodatki: 1. Niektóre polecenia systemu Linux (shell tcsh) A. Informacje wstępne B. Operacje na katalogach i plikach C. Operacje na zmiennych środowiskowych D. Pozostałe przydatne programy i polecenia 2. Konfiguracja oprogramowanie i plików PDK w systemie komputerowym Katedry Systemów Mikroelektronicznych na Wydziale ETI Politechniki Gdańskiej A. Konfiguracja Cadence B. Konfiguracja Cadence do pracy z technologią AMS 0.35 µm C. Dokumentacja technologii AMS COMOS 0.35 µm
Dane techniczne
Autor | Jendernalik Waldemar, Pankiewicz Bogdan |
---|---|
ISBN | 978-83-7348-654-6 |
Język | polski |
Rok wydania | 2016 |
Format | B5 |
Okładka | miękka |
Ilość stron | 68 |
Sklepy z Projektowanie full-custom układów scalonych CMOS w środowisku Cadence Virtuoso
Sposoby płatności
- Płatność przy odbiorze
- Przelew bankowy
Dostawa towaru
- Wskaźnik dostępności towaru
- Śledzenie stanu zamówienia
- Przesyłka kurierska [InPost, InPost Paczkomaty, DHL]
- Transport własny sklepu
Ostatnie opinie klientów sklepu
Jerzy rekomenduje Księgarnia Techniczna opinia nr 449474 z 22.02.2019
Profesjonne podejście do klienta
zakupy: Książki; luty 2019
plusy: DBAŁOŚĆ O KLIENTA
minusy: NIE WIDZĘ WAD
Florka rekomenduje Księgarnia Techniczna opinia nr 435914 z 06.06.2018
Bardzo sprawna realizacja zlecenia :)
zakupy: Książka; czerwiec 2018
plusy: Szybka realizacja zlecenia
minusy: Brak
roland rekomenduje Księgarnia Techniczna opinia nr 433642 z 23.04.2018
Wybrałem ten sklep ponieważ niektórych książek próżno szukać w innych księgarniach a tutaj jest jeszcze zaoszczędzone mnóstwo czasu. Polecam
zakupy: sam naprawiam audi a3; kwiecień 2018
plusy: dostępność bez wychodzenia z domu
minusy: brak
Powiększ zdjęcie
Cena: 17,00 zł
wysyłka b/d
Sprzedawca
AGNES Agnieszka Kamińska
Sadowa 4
59-550 Wojcieszów
Kontakt
Adres www
data aktualizacji oferty: 18.04.2024 | zgłoś błąd